⑥日本国特許庁(JP)

① 特許出願公開

平3-173471 @公開特許公報(A)

(i)Int. Cl. 5

識別記号

庁内整理番号

❸公關 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

D 6921-5E

H 01 L 21/82

M

8225-5F

審査請求 未請求 請求項の数 1 (金4頁

◎発明の名称

マスタスライス方式LSIの配線構造

頌 平1-312541 创特

類 平1(1989)12月1日 ②出

②光 98 老

題

砂出

茂芳 多和田

日本電気株式会社

绫

東京都港区芝5丁目33番1号 日本電気株式会社内

吗 牧 ŒŽ

石川県石川郡磐来町安隆寺1番地 北陸日本電気ソフト

エア株式会社内 東京都港区芝5丁目7番1号

北陸日本電気ソフトウ 願 ⑦出 人

石川県石川都鶴来町安養寺【番地

エア株式会社

弁理士 河原 純一 倒代 理

1. 発明の名称

マスタスライス方式しSIの配線構造

2. 特許請求の範囲

垂直方向および水平方向の配線格子が定義され 太郊 | の配線層および第2の配線層と、

これら第1の配線燈および第2の配線層に定数 された聖武力向および水平方向の配終格子の各格 予点の対角を結ぶ解めの配譲指子が定義された第 3の記録過と

を打することを特徴とするマスタスライス方式 し5:の配線構造。

3. 発明の詳細な説明

(産業上の利用分野)

本芸明はマスクスライス方式しらしの配線構造 に関し、特に配統工程以前のマスクを共通とし配 保に関するマスクのみを高級ごとに設計製作して 1. S1を作成するマスを入らイス方式LSIの例

健療、この種のマスタスライス方式LSIの& 線構造では、すべての配線層の配線指子が改直方 飼および水平方向に定義されていた (参考文献: 『論理技器のCAD』。情報処理学会、昭和56 年3月20日発行》。

いに、無名団に示すように、重選方同格子間隔 および水平方向稳子開陽をともに4としたときに 鼠線ネットの猫子し1および帽子に2間の配線長 が高速動作を必要とするしSIの混矩時間等の制 物を為足するために 8 d 以内であるという 断限が ある塩白を例にとって説別すると、端子し1およ び端子し2回を結ぶ直線の角度が0度をたは30 皮に近いものから傾に第1の配線图!および第2 の配線際2を聞いて配線する配線処理を行った箱 果、集3関に示すように、配線機器101と配線 **名録102とによって端子t1および端子 ι 2間** の記録が迂回させられ、配線及!2dの配線経路 201が得られたときに、徒来のマスタスライス

转期平3~173471(2)

線鏡路(11日よび112を得ることにより、制 偶を端大寸配線長8dの配線経路211を得ていた。

(発明が解決しようとする課題)

上述した従来のマスタスライス方式しSIの配線構造では、高速動作を必要とするしSIの銀帳時間等の制約を場定するために設定された配線是に制限がある配線ネットの配線において配線処理後にその制限が終れされなかった場合に、制限を結たすようにするために他の配線を移動させて配線の修正を行う必要があったので、配線の修正に多大な工数を要するという欠敗がある。

また、配縁の修正を行っても配線長の引限を納 たすことができなかった場合には、ブロックの配 変絶正等を行って配線処理をやり直す必要があり、 さらに処理時間が増大するという欠点がある。

本教明の目的は、上述の点に載み、第1の配線 語および第2の配線語に定義された垂直方向およ び水平方向の配線格子の各格子点の対角を結ぶ額 めの配線格子が定線された第3個の影線層を利用

次に、木苑明について図例を参照して詳細に説

明する。

第1回は、木瀬明の一変態例に扱るマスタスライス方式しS1の配線構造を示す図である。本実施例のマスクスライス方式しS1の配線構造は、 垂直方向および水平方側の配線格子が定義された 第1の配線層1および第2の配線層2と、第1の 配線層1および第2の配線層2と、第1の 配線層1および第2の配線層2と、第1の 配線層1および第2の配線層2と、第1の 配線層1および第2の配線層2との実際方向および水平方向の配線層である。 を結本斜めの配線格子が定義された場3の配線層 3とから構成されている。

次に、このように領域された本実施例のマスタ スライス方式しSIの配線構造における配額過程 について、第2回~第4回を参照しながら異体的 に説明する。

第2回に条すように、度直方向格子間隔および水平方向格子間隔をともに d としたときに起線ネットの統予(1 および漁子(2 間の配線長が新達動作を必要とするし、1 の遅延時間等の知約を構足するために 8 4 以内であるという判別がある場

して、他の配線を移動したりブロックの配置位限を変更したりすることなしに、比較的容易に配線 長の網路を行うことができるマスタスライス方式 し、1の配線排泄を提供することにある。

(課題を解決するための手取)

本発明のマスクスライス方式し S 1 の配譲接追 は、垂直方向および水平方向の配線格子が定義された第1の配線協および第2の配線履に定義された重 直方向および水平方向の配線格子の各場子点の対 内を結ぶ終めの配線格子が定義された第3の配線 階と右右する。

(作用)

本発明のマスクスライス方式しち i の配線構造では、第1の配線層および第2の配線層に垂直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に芝設された竪直方向および水平方向の配線格子の各格子点の場角を結み料めの配線格子が定意される。

(実施例)

合を例にとって説明すると、漢字(1)および漢字 : 2 間を結ぶ直線の角度かの漢または90 度に近 いものから明に第1の記線層1および第2の配級 酒2を用いて記線する配線処理を行った結果、第 3 図に示すように、配線機器101と配線送路1 02とによって精子11および漢子12間の配線 が迂回させられ、配線模120の配線器291 が得られたとをに、薬4 図に示すように、配線模 2010年よび102を終定せずに、端子11お よび端子: 2の位置に第1の配線層1および契3 の配線層3 間のスルーケール231および232 を算装し、端子11および携子12間を第3の配 線圈3を用いて斜めの配線を行うことにより、削 限を微たす配線長

$$z = \sqrt{(4d)^2 + (4d)^4}$$

の配線経路221を得ることができる。

(発明の効果)

以上親明したように本発明は、高速動作を必要 ・とするLSIの遅延時間等の制約を満足するため

特開平3-173471(3)

に設定された配額長の精限に対して第1の配線層 および第2の配線層を吊いて配線処理を行った後 に制限を流たしていない配線を制限を満たすよう にするために第3層の配線層を利用することによ り、他の配線を移動したりブロックの配配位置を 変更したりすることなしに、比較的容易に配線長 の調整を行うことができる類果がある。

4. 図面の簡単な説明

第1回は本発明の一変遊戲に係るマスタスライス方式しSiの配線構造を示す図、

第2 図は配線ネットのボ子ペアの一例を示す図、 第3 図は第1 の配線隔および第2 の配線隔を用 いた配線処理後の配線例を示す図、

第4回は第3の配線温を用いて入手修正を行っ た後の配線銃を示す値、

第5回は第1の配線優および第2の配線層を用いて人手器正を行った後の配線例を示す図である。 図において、


1・・・野1の転換面、

2・・・第2の転離層、

9 · · · 第3の配線層、 i 0 l · i 0 2 · 2 2 l · 於神経路、 2 3 l · 2 3 2 · スルーホール、 t 1 · 6 2 · 備子である。

特許出限人 日 末 電 気 株 武 会 社 北陸日本電気ソフトウェア係式会社


第 1 図



・ 対1の競換層かよび第2の配線層に 定義された配線格子

・ 23の脱級層に現成された配験当子

第 2 2



特開平3-173471 (4)

练 3 23

◇ : 第1の配線層の双子

□ 3 年の配象局がよび第2の配数層間のスルーホール


 1, 232

第 4 図

- 第1の配額道をよび前3の配額層刷のスルーホール

🥏 🗒 第3の配象器の配換パターン

第5段



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

H01L 27/118

H05K 3/00

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected. and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$

$$= 4\sqrt{2} d$$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer
- 101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants


NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney


Figure 1



. Wiring lattice defined in first wiring layer and second wiring layer

: Wiring lattice defined in third wiring layer

Figure 2







Figure 5



[Translator's N tes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.